Aluna: Thayná Andrade Caldeira Antunes

Exercício 1 - Unidade lógica básica

Tabela Verdade

A	B	S(A XOR B)	P(A AND B)	E(A XNOR B)
0	0	0	0	1
0	1	1	0	0
1	0	1	0	0
1	1	0	1	1

Expressão booleana:

Saída	Expressão
S	$A \oplus B$
P	$A \cdot B$
E	$A' \oplus B'$

Questões:

a) Quantas portas lógicas foram necessárias no total?
b) Qual dessas operações é usada em somadores digitais?

Respostas:

a) Três portas lógicas
b) XOR, usada em somadores completos.

Testes:



Teste 1: Para entradas A=0 e B=0, seguindo a tabela verdade as saídas esperadas são S=0,P=0 e E=1. A imagem mostra esse funcionamento.



Teste 2: Para entradas A=0 e B=1, seguindo a tabela verdade as saídas esperadas são S=1,P=0 e E=0. A imagem mostra esse funcionamento.



Teste 3: Para entradas A=1 e B=0, seguindo a tabela verdade as saídas esperadas são S=1,P=0 e E=0. A imagem mostra esse funcionamento.



Teste 1: Para entradas A=1 e B=1, seguindo a tabela verdade as saídas esperadas são S=0,P=1 e E=1. A imagem mostra esse funcionamento.

Exercício 2 - Comparador de Magnitude (2 bits)

Tabela Verdade

A1	A0	B1	B0	G(A>B)	E(A=B)	L(A<B)
0	0	0	0	0	1	0

0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Expressão booleana:

Saída	Expressão
E	$(A1 \odot B1) \cdot (A0 \odot B0)$
G	$(A1 \cdot B1') + (A1 \odot B1) \cdot (A0 \cdot B0')$
L	$(A1' \cdot B1) + (A1 \odot B1) \cdot (A0' \cdot B0)$

Questões:
Indique verbalmente como esse circuito poderia ser expandido para comparar números de 4 bits?
Resposta:
Poderia ser feito repetindo a lógica de forma hierárquica: compara MSB primeiro e depois os próximos bits

Testes:



Teste 1) Para as entradas: A1 =0, A0=1,B1=1,B0 = 0, seguindo a tabela verdade, as saídas esperadas são: G =0, E =0 e L = 1.



Teste 2) Para as entradas: A1 =1, A0=0,B1=0,B0 = 1, seguindo a tabela verdade, as saídas esperadas são: G =1, E =0 e L = 0.



Teste 3) Para as entradas: A1 =0, A0=1,B1=0,B0 = 1, seguindo a tabela verdade, as saídas esperadas são: G =0, E =1 e L = 0.

Exercício 3 - Gerador de bit de paridade

Tabela verdade

D3	D2	D1	D0	N° de 1s	P(paridade par)
0	0	0	0	0	0
0	0	0	1	1	1
0	0	1	0	1	1
0	0	1	1	2	0
0	1	0	0	1	1
0	1	0	1	2	0
0	1	1	0	2	0
0	1	1	1	3	1
1	0	0	0	1	1
1	0	0	1	2	0
1	0	1	0	2	0
1	0	1	1	3	1

1	1	0	0	2	0
1	1	0	1	3	1
1	1	1	0	3	1
1	1	1	1	4	0

Expressão booleana:

Saída	Expressão
P	$D3 \oplus D2 \oplus D1 \oplus D0$

Questões:

a) Quantas portas XOR são necessárias na implementação mínima
b) Como modificar o circuito para gerar paridade ímpar?

Respostas:

a) 3 portas XOR
b) Invertendo a saída P com uma porta NOT

Testes:



Teste 1) As entradas D3D2D1D3 = 0000, geram uma saída P = 0, como mostra o resultado do circuito



Teste 1) As entradas D3D2D1D3 = 0000, geram uma saída P = 0, como mostra o resultado do circuito

Exercício 4 - Detector de erro de paridade

Tabela verdade

D3	D2	D1	D0	P	P+1s	E
0	0	0	0	0	0	0
0	0	0	1	1	1	1
0	0	1	0	0	1	1
0	0	1	1	1	2	0
0	1	0	0	0	1	1
0	1	0	1	1	2	0
0	1	1	0	0	2	0
0	1	1	1	1	3	1
1	0	0	0	0	1	1
1	0	0	1	1	2	0
1	0	1	0	0	2	0
1	0	1	1	1	3	1

1	1	0	0	0	2	0
1	1	0	1	1	3	1
1	1	1	0	0	2	0
1	1	1	1	1	3	1

Expressão booleana:

Saída	Expressão
E	D3⊕D2⊕D1⊕D0⊕P

Questões:
Esse método detecta todos os erros possíveis?Explique.

Respostas:
Não, ele detecta apenas números ímpares de erro

Testes:



Teste 1: Entradas: D3D2D1D0 = 0000, P = 0 Saídas esperada: → E = 0 . Correto conforme tabela verdade



Teste X: Entradas: D3D2D1D0 = 0000, P = 1. Saída esperada: → E = 1 .Correto conforme tabela verdade)

Exercício 5 - Filtro de ruído para sensor

Tabela verdade:

S1	S2	S3	V	E
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	1
1	0	0	0	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	0

Expressão booleana:

Saída	Expressão
V	$(S1 \cdot S2)+(S1 \cdot S3)+(S2 \cdot S3)$

E	(S1⊕S2)+(S1⊕S3)+(S2⊕S3)

Questão:
Esse tipo de circuito é usado em quais sistemas críticos de computação?

Resposta:

- **Sistemas aviônicos** (controle de voo, sensores redundantes)
- **Sistemas automotivos** (freios ABS, airbags, direção elétrica)
- **Sistemas espaciais** (satélites, foguetes)
- **Controle de usinas nucleares**
- **Sistemas de frenagem de trens**
- **Equipamentos médicos** (marca-passos, ventiladores pulmonares)

O princípio se chama **TMR (Triple Modular Redundancy)** ou **votação majoritária**.

Teste:



Teste 1) Entradas: S1S2S3 = 000 Saídas: → V = 0, E = 0. Correto conforme tabela verdade



Teste 2) Entradas: S1S2S3 = 001 Saídas: → V = 0, E = 1. Correto conforme tabela verdade



Teste 3) Entradas: S1S2S3 = 011 Saídas: → V = 1, E = 1. Correto conforme tabela verdade



Teste 4) Entradas: S1S2S3 = 111 Saídas: → V = 1, E = 0. Correto conforme tabela verdade

Exercício 6 - Árbitro de barramento com prioridade

Tabela Verdade:

R3	R2	R1	R0	Dispositivo selecionado	G1	G0
0	0	0	0	Nenhum	0	0
0	0	0	1	R0	0	0
0	0	1	0	R1	0	1
0	0	1	1	R0(prioridade)	0	0
0	1	0	0	R2	1	0
0	1	0	1	R0	0	0
0	1	1	0	R1	0	1
0	1	1	1	R0	0	0
1	0	0	0	R3	1	1
1	0	0	1	R0	0	0
1	0	1	0	R1	0	1
1	0	1	1	R0	0	0

1	1	0	0	R2	1	0
1	1	0	1	R0	0	0
1	1	1	0	R1	0	1
1	1	1	1	R0	0	0

Expressão booleana:

Saída	Expressão
G1	R0’ · R1’ · R2+R0’ · R1’ · R2’ · R3
G0	R0’ · R1+R0’ · R1’ · R2’ · R3

Questões:
Onde este tipo de circuito aparece dentro de um processador?

Respostas:

- **Controlador de DMA** (arbitra acesso direto à memória)
- **Arbitragem de barramento** (sistema com múltiplos mestres)
- **Controlador de interrupções** (prioridade entre IRQs)
- **Cache controller** (arbitra acesso entre núcleos)
- **Gerenciamento de recursos compartilhados** (UART, USB, PCI)

Teste:



Teste 1) Entradas: R3R2R1R0 = 0000 Saídas: →G1 = 0,G0 =0. Correto conforme tabela verdade



Teste 2) Entradas: R3R2R1R0 = 0010 Saídas: →G1 = 0,G0 =1. Correto conforme tabela verdade



Teste 1) Entradas: R3R2R1R0 = 1000 Saídas: →G1 = 1,G0 =1. Correto conforme tabela verdade



Teste 1) Entradas: R3R2R1R0 = 0100 Saídas: →G1 = 1,G0 =0. Correto conforme tabela verdade

Exercício 7 - Detector de número primos (4bits)

Tabela Verdade:

N3	N2	N1	N0	N(Decimal)	PRIME
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	2	1
0	0	1	1	3	1
0	1	0	0	4	0
0	1	0	1	5	1
0	1	1	0	6	0
0	1	1	1	7	1
1	0	0	0	8	0
1	0	0	1	9	0
1	0	1	0	10	0
1	0	1	1	11	1

1	1	0	0	12	0
1	1	0	1	13	1
1	1	1	0	14	0
1	1	1	1	15	0

Expressão booleana:

Saída	Expressão
PRIME	N3’N2’N1+N3’N2N0+N3N2’N1N0+N3N2N1’N0

Questões:
Quantos mintermos aparecem na expressão resultante?

Respostas:
Os mintermos onde PRIME = 1 são:

m2, m3, m5, m7, m11, m13

Ou seja:

- m2 = N3=0, N2=0, N1=1, N0=0
- m3 = N3=0, N2=0, N1=1, N0=1
- m5 = N3=0, N2=1, N1=0, N0=1
- m7 = N3=0, N2=1, N1=1, N0=1
- m11 = N3=1, N2=0, N1=1, N0=1
- m13 = N3=1, N2=1, N1=0, N0=1

Logo, são **6 mintermos** (m2, m3, m5, m7, m11, m13).

Testes



Teste 1) Entradas: N3N2N1N0 = 0000 Saídas: →PRIME = 0. Correto conforme tabela verdade



Teste2) Entradas: N3N2N1N0= 0010 Saídas: →EDGE = 1. Correto conforme tabela verdade

Exercício 8 - Detector de borda em imagem binária

Tabela Verdade:

C	N	S	L	O	N° vizinho	EDGE
0	0	0	0	0	0	0

0	0	0	0	1	1	0
0	0	0	1	0	1	0
0	0	0	1	1	2	0
0	0	1	0	0	1	0
0	0	1	0	1	2	0
0	0	1	1	0	2	0
0	0	1	1	1	2	1
0	1	0	0	0	3	0
0	1	0	0	1	1	0
0	1	0	1	0	2	0
0	1	0	1	1	2	1
0	1	1	0	0	3	0
0	1	1	0	1	2	1
0	1	1	1	0	3	1
0	1	1	1	1	3	1
1	0	0	0	0	4	1
1	0	0	0	1	4	1
1	0	0	1	0	3	1
1	0	0	1	1	3	0
1	0	1	0	0	2	1
1	0	1	0	1	3	0
1	0	1	1	0	2	0
1	0	1	1	1	2	0
1	1	0	0	0	1	1
1	1	0	0	1	3	0
1	1	0	1	0	2	0
1	1	0	1	1	2	0
1	1	1	0	0	1	0
1	1	1	0	1	2	0

1	1	1	1	0	1	0
1	1	1	1	1	1	0

Expressão Booleana:

Saída	Expressão
EDGE	$(C \oplus N) \cdot (C \oplus S) \cdot (C \oplus L) + (C \oplus N) \cdot (C \oplus S) \cdot (C \oplus O) + (C \oplus N) \cdot (C \oplus L) \cdot (C \oplus O) + (C \oplus S) \cdot (C \oplus L) \cdot (C \oplus O)$

Questões:
Por que esse tipo de operação é comum em hardware de processamento de imagens?

Respostas:

Testes:



Teste 1) Entradas: CNLSO = 00000 Saídas: →EDGE = 0. Correto conforme tabela verdade



Teste 2) Entradas: CNLSO = 01111 Saídas: →EDGE = 1. Correto conforme tabela verdade



Teste 3) Entradas: CNLSO = 00111 Saídas: →EDGE = 1. Correto conforme tabela verdade



Teste 4) Entradas: CNLSO = 11111 Saídas: →EDGE = 0. Correto conforme tabela verdade



Teste 5) Entradas: CNLSO = 10001 Saídas: →EDGE = 1. Correto conforme tabela verdade



Teste 6) Entradas: CNLSO = 10000 Saídas: →EDGE = 1. Correto conforme tabela verdade



Teste 7) Entradas: CNLSO = 01110 Saídas: →EDGE = 1. Correto conforme tabela verdade



Teste 8) Entradas: CNLSO = 11000 Saídas: →EDGE = 1. Correto conforme tabela verdade